基础知识及编程练习汇总
Verilog编程-17. 流水线设计
DFF的功能和时序 DFF,即D触发器,是最常用的一种时序器件,但是长久以来对其了解不深刻,现在对此进行一些总结和思考。首先是DFF的程序: ```verilog module dff( input clk, input rstn, input wire [3:0] d, output reg [3:0] q );
iVerilog简介 iVerilog,全名Icarus Verilog,是一款轻量、免费、开源的verilog编译器,基于C++开发。安装文件中已经包含GTKWave,支持verilog/VHDL文件的编译和仿真,命令行操作模式,通过testbench文件可以生成对应的仿真波形数据文件,通过GTKWave可以查看仿真波形图,使用方式类似于vcs。
Verilog编程-15. 算术右移的问题
编译过程 通常,将c/c++代码编译成可执行文件的过程包括预处理、编译、汇编、链接四步,其顺序如下。
文章集合
Verilog编程-14. 浮点数处理
Verilog编程-13. 除法器设计
简介
Verilog编程-12. 乘法器设计